4.2 测试平台1

创建一个Verilog测试平台（testbench），该平台将为输出A和B生成以下波形：

模块声明

module top_module ( output reg A, output reg B );

做题区